新聞中心     技術應用

技術應用

SONY堆疊式CMOS影像感測器晶圓結合技術介紹 2020-05-11

現行CMOS影像感測器因封裝面積縮減而讓內部晶片與晶片間的走線大幅縮短,訊號延遲效應減小,加上低雜訊、低電性損耗及高頻電性佳等優點,因此廠商視堆疊技術為技術核心,SONY隨著晶片市場需求的多樣化發展,晶片必須具備有:高度多功能異質整合(Hetero-integration)、高傳輸效率、輕、薄、短、小、低成本、低耗電量等需求,因此,在晶片封裝層級的封裝技術上更是面臨到嚴峻的挑戰。

早期SONY會在不同的矽基板上分開製造畫素感測器與邏輯晶片,再利用3D直通矽通孔技術(TSV)技術進行垂直整合封裝,此方式可以解決傳統CIS的畫素感測器與邏輯晶片必須製作於同一矽基板時所產生的訊號干擾問題,亦可以縮小 CIS封裝體積,此技術像三明治一樣堆疊起數片晶片,以達成將數片晶片之訊號及電力相互連接的三維垂直堆疊封裝。隨著SONY改進堆疊式晶片連接技術為Cu-Cu(copper-copper)連接方式,Cu-Cu連接主要在畫素感測器和邏輯電路晶片的層疊表面上形成的銅焊盤之間的直接連接,無需通過畫素感測器或特殊的連接區域提供連接,製造商便可以有更高的生產率生產出較小的CMOS影像感測器,該技術提供了更大的引腳佈局的彈性度與更高的密度,將有助於實現具有擴展功能的堆疊式CMOS影像感測器。


SONY在影像感測器內部晶片與晶片結合技術的進化,將背照式CMOS影像感測器部分(頂部晶片)和邏輯電路(底部晶片)堆疊時,通過連接的銅(Cu)提供互連訊號的技術,
此技術比TSV堆疊技術在設計和佈局靈活性方面有顯著改善,TSV技術會消耗空間來形成矽通孔。

資料參考來源: https://www.SONY-semicon.co.jp/e/technology/imaging-sensing/

回訊息列表
  上一則 SONY SWIR影像感測器簡介(2020-06-08)
  下一則 SONY IMX462LQR 影像感測器簡介(2020-04-08)